1.1 Основные принципы логического моделирования

     Параллелизм является одним из базовых принципов функционирования цифровых устройств. Каждый новый двоичный набор подается на все входы схемы параллельно. При подаче на схему очередного двоичного набора вычисления новых значений сигналов на выходах элементов схемы осуществляется по мере изменения сигналов на элементах предыдущих рангов, т.е параллельно. Но программы логического моделирования реализуются как пользовательские приложения на обычных "последовательных" компьютерах, в которых обработка элементов происходит последолвательно друг за другом. Для "имитации" параллельности работы схемы применяют или ранжирование схем, т.е расстановку элементов схем по уровням срабатывания, или специальные способы анализа сигналов во времени с помощью последовательности тразакций, т.е сигналы в схемах представляются парой "значение-время".

Рисунок 1.1 - Параллельность (Анимированый)

     Выше (рис 1.1) на схеме показана смена наборов 111 на 011 (сигналы в схеме изменяются параллельно).

     Под событием в цифровой схеме понимается любое изменение сигнала на линии схемы (с 0 на 1 или с 1 на 0 в двоичном алфавите). Принцип событийности при логическом моделированиии состоит в том, что новые значения вычисляются на выходах только тех элементов, на входах которых имеются события. Применение принципа событийности позволяет в среднем в 10-20 раз уменьшить временные затраты на реализацию алгоритма моделирования по сравнению с алгоритмом сквозного моделироввания, при реализации которого моделируются все элементы без исключения.

Рисунок 1.2 - Событийность (Анимированый)

     На схеме выше (рис 1.2) показано, что событие на входе Х1 не приводит к изменению на выходах элементов 2 и 3, следовательно, на элементе 4 событие не происходит и он не моделируется.

     Электрические схемы не могут мгновенно реагировать на изменение входных сигналов. Это обусловлено тем, что физическим устройствам, таким как транзисторы, которые используются для реализации логики вентильного уровня, требуется некоторое время для переключения с одного логического значения на другое. Следовательно, изменение значения сигнала на входе логического элемента не приведет к мгновенному изменению значения выходного сигнала, т.е. потребуется некоторое время на то, чтобы событие со входов элемента распространилось к его выходам. Такой период времени принято называть задержкой элемента. Электрический ток, передающий сигнал по проводам, также течет с некоторой конечной скоростью. Таким образом, в реальности передача сигналов по шинам происходит с задержкой, и ее величина зависит от длины провода. Эту задержку нельзя игнорировать, особенно в высокоскоростных, сверхплотных схемах. Важно заметить, что линии имеют значительно меньшие задержки, чем элементы и во многих системах моделирования задержки линий игнорируются. Задержки элементов принято обозначать буквой (дельта). Методы моделирования, в которых задержки элементов не равны 0, принято называть асинхроными, в отличие от синхроных методов, когда =0. Преимуществами синхронных методов моделирования является их высокое быстродействие (в среднем в 5-10 раз выше, чем у асинхронных методов).

Рисунок 1.3

     Любой элемент цифровой системы может быть представлен функцианалом (a) и задержкой (b).

     На схеме ниже (рис 1.4) показано, что при переходе от набора 111 к 011 выход остается в 1 но при =1, изменение на выходе эл. 2 будет происходить позже, чем на элементе 3, поэтому на выходе Y будет кратковременный нулевой выброс длительностью D.

Рисунок 1.4 - Асинхронность (Анимированый)

     Иерархичность является одним из фундаментальных принципов описания любых сложных систем, в том числе и цифровых схем. Любая система разбивается на уровни иерархии, причем компоненты данного уровня иерархии могут представляться структурной суперпозицией компонентов более низкого уровня иерархии. На нижнем уровне иерархии компоненты описываются поведенческими (функциональными) моделями. Такие компоненты принято называть примитивными элементами, просто примитивами или сокращенно ПЭ. Двухуровневую иерархическую модель, состоящую из примитивов и связей между ними принято называть структурно-функциональной моделью.

     На рисунке 1.5 ниже показано представление функционального элемента (ФЭ) в виде структурно-функциональной модели (слева) или чисто функциональной табличной модели (справа).     

Рисунок 1.5 - Иерархичность

     Классификация типов моделей цифровых устройств и подробное описание принципов построения структурно-функциональных моделей приведены в следующих подразделах.